Скажем, вся прошивка - чуть больше 1 мегабита, а изменению подлежит фактически только та часть, где задаётся тип пина - от силы пару килобит вытянет.

Есть, правда, заморочка со сменой интерфейса одиночный/дифференциальный, тут помимо типа пина ещё придётся с пару десятков строк кода VHDL переписывать, соответственно, вся раскладка кристалла меняется, тут однозначно придётся целиком прошивку менять, а вот скажем LVDS/LVPECL/дифф.SSTL/дифф.HSTL отличаются между собой только напряжениями, внутренняя логика FPGA вообще не меняется.