Отправлено Vova75 25 ноября 2004 г. 01:06

Имеется плата с LPC2106FHN48.
Пишу простую программу типа:
.....
VPBDIV = 1;

for (;;)
{
IOSET = 0x10000;
IOCLR = 0x10000;
}
.....
Этот цикл в асме состоит из 3 комманд STR / STR / B
Программа выполняется в RAMe.
Смотрю осциллом P0.16 и вижу что ширина импульса 7 тактов CCLK.
Пробовал менять VPBDIV на варианты /2/4 импульс становится ещё шире.
Также пробовал с PLLом(разогнал до 100MHz) и напрямую, без разници.

Я что-то не так делаю или у него действительно такая тормозная периферия.
Пересмотрел весь юзер манул , и не нашёл никакой информации по скорости работы с периферией, кроме того что PCLK может быть поделён на 1/2/4.

• селява такава :-) — _igor   (25.11.2004 04:48, 276 байт)
  • Они бы это хоть в документе указали, а то пока не попробуеш не узнаеш :( — Vova75   (25.11.2004 16:26, пустое)
• и чего не так ? ldr str по два такта каждый, + branch 3 такта. Итого ровненько 7 тактов — DASM   (25.11.2004 01:15, пустое)
  • Какой ещё LDR ? Импульс формируется двумя последовательными STR , один в рег. IOSET другой в IOCLR. А значит должен быть 2 CCLK. — Vova75   (25.11.2004 01:53, пустое)
    • ну двумя str, они все равно по два такта. Плюс 3 такта нуля (или единицы, смотря какая команда перед branch) на сам branch. Итого все равно 7 тактов — DASM   (25.11.2004 01:56, пустое)
      • Ширина импульса это не период. Расстояние между подъёмом и падением , т.е. должно быть временем работы одного STR, конечно если нет торможения. — Vova75   (25.11.2004 02:04, пустое)
        • тогда я пас :-( — DASM   (25.11.2004 02:11, пустое)