Отправлено SM 20 мая 2004 г. 14:50 В ответ на: Насколко я понял (+) отправлено Make_Pic 20 мая 2004 г. 14:03

Вся логика работы в FPGA - автоматы и прочее. CPLD в не-XDS-части тупой преобразователь уровней + десереалайзер для режима MSP. Выводятся наружу в разных режимах разные пины LPT (согласно схематике поддерживаемых JTAG'ов).