Отправлено Бав 20 мая 2004 г. 11:26 В ответ на: Еще... (+) отправлено SM 20 мая 2004 г. 11:03

Вы правы,о процессорной реализации я даже не задумывался,у меня непрерывный битовый поток.Гложат сомненья и с FPGA,ведь все варианты цепочек видимо нужно хранить в ОЗУ и последовательно сравнивать с полученной цепочкой.Есть ли возможность выполнять анализ параллельно?У меня практики по Витерби ноль.

• А смысл? — Fat Robot   (20.05.2004 12:54, 60 байт)
  • Увы,мне выбирать не приходится... — Бав   (20.05.2004 13:18, пустое)
• Ответ: (+) — SM   (20.05.2004 11:31, 366 байт)
  • Спасибо,подумаю! — Бав   (20.05.2004 11:38, пустое)
    • Вдогонку - вроде как для Вашего 40 мегабит его сможет окучить 6416-й VCP на 720 мгц для кодового ограничения К=5. (см. SPRU533A) — SM   (20.05.2004 12:42, пустое)
      • o'k! — Бав   (20.05.2004 13:20, пустое)
        • А кто производитель? — Бав   (20.05.2004 13:24, пустое)
          • Не,лучше я на пороговом остановлюсь.... — Бав   (20.05.2004 13:59, пустое)
            • Я думаю уберетесь с Витерби в не сильно дорогой циклон. — SM   (20.05.2004 14:46, пустое)
          • Это монстрообразный DSP от техаса. — SM   (20.05.2004 13:43, пустое)
        • Глянь еще http://www.intel.com/design/digital/datashts/245403.htm — МММ   (20.05.2004 13:24, пустое)
          • К сожалению практически не доставабельны... — Бав   (20.05.2004 14:18, пустое)