|
|
|
|
Сэмплирование от 1 до 100MSPS, полоса хотя бы до 50Мгц.
Два канала, каждый по 8 бит, переключаемый АЦП/лог. пробник (для реализации лог. анализатора).
Память - два чипа SRAM 32Kx8, 8-10ns, по одному на канал или один 32Kx16.
FPGA - не выбрал еще какая, но с соответствующей задаче скоростью и объемом. Хочу реализовать в ней триггер (по фронту, спаду и по уровню), делитель для выбора частоты сэмплирования, делитель для выботра частоты записи в SRAM (т.е. для низких время/дел. хочу записывать сэмплы с пропусками, т.е. для сэмплирования 1ksps при сэмплировании 1MSPS (минимальная частота для ADC от Analog Devices), записываться будет каждый тысячный сэмпл). Хотя тут гораздо правильнее было бы записывать среднее значение от 1000 сэмплов, но не уверен, получится ли засунуть в FPGA такой сумматор/делитель). Далее - ограничитель адресного счетчика (32768 или 32000 или 30000 - еще не знаю), защелка стартового и триггерного адресов.
Управление всем этим - megaAVR, возможно, mega16. Экран - LCD 320x240, SED1335. Вывод на LCD от 1:100 (при длине сэмпла 30000 точке - выдача 300 точек) до 1:1 (зум). До определенной частоты сэмплирования отображение 20-30 кадров в сек., при особо малых частотах - отображение сигнала в realtime. Перерисовка только изменившихся частей изображения + текста. Подсчет частоты, периода, Vp-p, возможно и Rise/fall time.
Возможность сохранения скриншотов (300 точек) или полных сэмплов для (последующего сброса на компьютер) в serial dataflash или SPI EEPROM. Возможность постоянного сброса данных на комп (RS232 или USB).
Короче, задумок много, хотя, конечно, реализовывать все это собираюсь постепенно.
Самое для меня сложное - разработка аналоговых цепей и проектирование FPGA.
Времени - достаточно долго, в свободное время.
Денег - начальные затраты до $100-$150, далее как получится.
E-mail: 
info@telesys.ru
