Отправлено
vitalyn (217.117.87.204) 03 мая 2012, г. 09:59
Всем привет! Приспичило мне реализовать на FPGA последовательный интерфейс. Скорость 57600. Формат 9N1. Только два провода TX и RX. Протокол полудуплексный - мастер шлёт запрос, слейв отвечает. В общем, ничего сложного. А вопрос вот в чём состоит - как нынче считается кошерным реализовывать приём бита и синхронизацию? Что-то у меня руки чешутся сделать цифровой интегратор, дабы повысить помехоустойчивость. Ресурсы есть. Или не выпендриваться?