Доки на чипсеты сижу, читаю. Ничего толкового пока не вычитал.

Думаю, дело не в 66 МГц, а в алгоритме работы чипсета с памятью DDR. Эта скотина работает, читая длинные строки. Т.е. если даже никакого обращения не было, память начнёт выдавать данные только спустя 15 тактов после того, как ей скажут, с какого адреса начинать чтение. Потом она начинает молотить данные. И тут вторая засада - у меня нет возможности сказать чипсету "горшочек, не вари!" - чипсет читает длинную строку, длина которой известна чипсету, но которая неизвестна мне. И если в это время прилетает следующий запрос от платы PCI, а контроллер занят чтением никому не нужных данных от предыдущего запроса - получается описанная мною фигня. Хотя эта тварь могла бы оборвать текущее чтение, сделать один такт ожидания на PCI, выставить запрос на чтение с другого адреса и на следующий такт уже выдать искомое - потеря производительности была бы пренебрежимо мала по сравнению со стопом. Ну это только мои гипотезы.