Если FPGA - там память наверняка есть. Стандартным блоком делаешь из неё FIFO двухпортовый, запись - по START, считывание - логикой управления твоих линий задержки. Если буфер не пуст - запускаем очередной цикл.
Отправлено
Дастун (95.72.147.87) 21 февраля 2011, г. 14:46
В ответ на:
FPGA - требуется идея отправлено
vitalyn 21 февраля 2011, г. 13:55