ну верилог это не питон какой-нибудь - операция {} не является объектом типа массив («Телесистемы»: Конференция «Микроконтроллеры и их применение»)

Разработка, производство и продажа радиоэлектронной аппаратуры

Требуется программист в Зеленограде
- обработка данных с датчиков; ColdFire; 40 тыс.
e-mail:jobsmp@pochta.ru

Телесистемы | Электроника | Конференция «Микроконтроллеры и их применение»

Отправлено yes (91.76.66.30) 23 марта 2010, г. 15:29
В ответ на: чего-то со сцепкой в Verilog торможу (+) отправлено DASM 23 марта 2010, г. 14:41

например если напишу
{first10bits[9:0], 10'b10000111111, second10bits[9:0]} [bitCnt + 1] <= 1'b1;
хорошо получится?