схематично так
запись

8->loop
loop1:
1->line line DDRD.7
wait_15us
>odata>> Сдвиг в перенос
if C=1 -> next переход если перенос 1
wait_15us
wait_15us
wait_15us
Next:
0->line
nop
nop
nop
nop
loop-- ->loop1

ret

Чтение
8->loop
loop1:
1->line
wait_5us
0->line
1->C
if pind.7=1 ->next
0->C
wait_15us
wait_15us
wait_15us
wait_15us
next:
>odata>>
nop
nop
nop
nop
loop-- ->loop1

ret

схема такая. ATMega88 8МГц