фпга в этой конструкции и применяется, но до меня чё-то не доходит, как это сделать.. Ведь речь идёт не о 3.333 в 25, а в 33.333 в 250.. А боолее 500-600 в этой фпга бегать не будет..

Отправлено Dr.Alex 13 февраля 2008 г. 00:11
В ответ на: Я делал подобное на CPLD + внешний VCO. Но можно посмотреть в сторону FPGA со встроенной PLL. отправлено Леонид Иванович 12 февраля 2008 г. 23:44

---