Разработка, производство и продажа радиоэлектронной аппаратуры
|
Карта сайта
|
Пишите нам
|
В избранное
Требуется программист в Зеленограде
- обработка данных с датчиков; ColdFire; 40 тыс.
e-mail:
jobsmp@pochta.ru
Телесистемы
|
Электроника
|
Конференция «Микроконтроллеры и их применение»
я имею ввиду пауза между загрузками SPDR будет....
Отправлено
ы
01 марта 2007 г. 17:12
В ответ на:
Естественно - каждый подлежащий передаче незакодированный байт должен быть преобразован в два манчестерских байта, которые и надо пихать в SPDR. А FIFO тут не при чем - преобразовал первые пол-байта в М2-байт, запихал его в SPDR, преобразовал оставшиеся пол-байта во второй М2-байт, дождался освобождения SPI и запихал второй М2-байт
отправлено =AVR= 01 марта 2007 г. 16:59
Составить ответ
|
Вернуться на конференцию
Ответы
которой наверное для низкой скорости потока можно пренебречь...
—
ы
(01.03.2007 17:23:56
80.92.98.211
,
пустое
)
Ну да. Есть еще изврат - не дожидаясь очистки SPDR, менять фазу SCK, тогда дырка отсутствует. Так делают при больших скоростях SPI
—
=AVR=
(01.03.2007 17:39:19
80.92.96.19
,
пустое
)
Если прерывания запретить на время передачи 2-х байт, то не будет, передача фактически из Shift регистра идет.
—
Щ.C.
(01.03.2007 17:23:26
144.206.186.102
,
пустое
)
Будет всегда, даже без прерываний, в 1 такт Fclk - так через жопу сделано
—
=AVR=
(01.03.2007 17:37:3
80.92.96.19
,
пустое
)
Отправка ответа
Имя*:
Пароль:
E-mail:
Тема*:
Сообщение:
Ссылка на URL:
URL изображения:
если вы незарегистрированный на форуме пользователь, то
для успешного добавления сообщения заполните поле, как указано ниже:
при вычитании трёх из шести получится:
Перейти к списку ответов
|
Конференция
|
Раздел "Электроника"
|
Главная страница
|
Карта сайта
Web
telesys.ru