|
|
Станфордская архитектура предусматривает устранение задержек конвейера при помощи оптимизирующего компилятора, переупорядочивающего инструкции так, чтобы они не зависели одна от другой при обработке их в конвейере. При этом вводится инструкция задержанного перехода, которая применяется также и в некоторых RISC МП с берклийской архитектурой. Задержанный переход выполняется так, что инструкция, следующая за инструкцией перехода, выполняется до передачи выполнения в точку перехода. В это время процессор имеет возможность выбрать инструкцию по адресу перехода и загрузить ее в конвейер. Традиционные МП реализуют этот фрагмент программы как обычный переход - инструкции выполняются в последовательности: 100, 101,102,105 и т. д. Чтобы получить такой эффект как в RISC МП необходимо ввести в задержанный переход инструкцию NOP, не выполняющую операций. Тогда последовательность станет такой: 100, 101, 102,103,106 и т. д. Обрабатывается она оптимизирующим компилятором, который по возможности переупорядочивает ее так, чтобы максимально использовать цикл после задержанного перехода. Последовательность исполнения инструкций принимает вид: 100,101,102,105 и т. д. Поскольку инструкция, следующая за инструкцией перехода, выполняется всегда и переход по адресу 101 не зависит от выполнения инструкции ADD по адресу 102, последовательность эта эквивалентна исходному фрагменту программы. Концепция задержанного перехода применяется в ряде случаев для выполнения инструкций обращения в память за один такт.
Использование концепции задержанного перехода при выполнении не линейного участка программы
Адрес Обычный переход Задержанный переход Оптимизированный задержанный переход
100 MOV A,X MOV A,X MOV A,X
101 ADD A,1 ADD A,1 JMP 105
102 JMP 105 JMP 106 ADD A,1
103 ADD B,A NOP ADD C,D
104 SUB B,S ADD B,A SUB X,B
105 MOV Z,A SUB B,S MOV Z,A
106 ADD C,D MOV Z,A
107 SUB X,B ADD C,D
108 SUB X,B
|
|
