|
|
Прервать преобразование можно выключением и в регистре данных останется результат текущего преобразования. Но это нехорошо, т.к. после включения первое преобразование занимает не 13, а 25 тактов (+12 начальная инициализация).
Не помню точно есть ли в документации прерывание цикла преобразования повторным запуском. Надо смотреть. На других АЦП это точно было и тут скорее всего прервется, даже если не документировано.
"*Через полтора такта после старта АЦП УВХ закроется* так бывает всегда или в каких-то случаях может не сработать." - об этом сказано в doc2486.pdf стр. 196 (если это Вас действительно интересует). А именно "The actual sample-and-hold takes place 1.5 ADC clock cycles after the start of a normal conversion and 13.5 ADC clock cycles after the start of an first conversion. When a conversion is complete, the result is written to the ADC Data Registers, and ADIF is set. In single conversion mode, ADSC is cleared simultaneously. The software may then set ADSC again, and a new conversion will be initiated on the first rising ADC clock edge."
"криминала в том, чтобы соединить вместе входы АЦП и компаратора нет?" - криминала нет, есть возможность сжечь порты при неправильной (ошибочно) инициализации процессора или его выключении без броун-детектора.
"А считаю я кол-во ступенек лесенки где уровень ступеньки превысил заданный уровень" - вот я и спросил, как считать собираетесь. Для компаратора все ступеньки выше порога одинаковые и считать он их не будет. После каждой ступеньки придется опорное поднимать, что-бы увидеть следующюю, не так ли?
"А на AVR делаю ..." - IMHO не факт что и первый был выбран правильно. И если Вы AVR не юзали, то какая разница какой вторым ставить? В Вашем случае однотипные контроллеры задачу не упрощают, если важен результат а не красота схемы.
|
|
E-mail: 
info@telesys.ru
