Отправлено XZ 20 ноября 2001 г. 20:24 В ответ на: Связь двух процессоров по SPI. Посоветуйте, покритикуйте, выскажитесь(+) отправлено abivan 20 ноября 2001 г. 12:06

После передачи байта , например, старшим битом вперёд, старший бит становится у slave на линию МISO. Мастер опрашивает эту линию. Когда slave считал принятый байт, он инвертирует весь байт (для помехоустойчивости от рассинхронизации), и на линии MISO уровень меняется. Мастер опрашивает линию, видит изменение и передаёт следующий байт. Любой перезапуск отлавливается программно. RESET - со стороны мастера, watchdog - со стороны slave. Временные диаграммы появления сигнала на линии MISO надо смотреть в описании на конкретный микроконтроллер.