Отправлено Анатоль 11 апреля 2006 г. 16:28 В ответ на: Не думаю. Иначе как MMU он не имеет права называться.. отправлено Dr.Alex 11 апреля 2006 г. 16:24

http://www.gaw.ru/html.cgi/txt/publ/_ineltek/at91rm9200.htm

Процессор ARM920T поддерживает три различных типа адресации, в зависимости от задействованного модуля: виртуальные адреса (при работе с ядром ARM9TDMI), модифицированные виртуальные адреса (при обращении к кэшам) и физические адреса (на шине AMBA).

Менеджеры памяти MMU разграничивают права доступа и трансляции для команд и данных к портам ядра ARM9TDMI. Управление MMU осуществляется одним набором двухуровневой страницы таблиц, находящейся в главной памяти и подключаемым путем установки соответствующего бита в регистре 1 сопроцессора СР15. Использование MMU обеспечивает единый механизм адресации и схему защиты. Пользователь может независимо блокировать и сбрасывать команды и данные буферов TLB (Translation Lookaside Buffers – буферы хранения преобразований) в MMU.

Основные возможности MMU:

стандартные для ARMv4 MMU величина размера отображения, домены и схема защиты доступа;
размер отображения может иметь значение 1 Мб (секции), 64 кБ, (большие страницы), 4 кБ (маленькие страницы) и 1 кБ (миниатюрные страницы);
разрешение доступа для секций;
разрешение доступа к большим и малым страницам может задаваться отдельно для каждой четверти страницы (называемые подстраницами);
16 аппаратных доменов;
64 элементный TLB буфер команд и 64 элементный TLB буфер данных;
таблица «обходов» аппаратной страницы;
циклический алгоритм замены;
деактивация буфера TLB целиком (или одного элемента) с помощью регистра 8 сопроцессора CP15;
независимое отключение буферов команд и данных TLB с помощью CP15.

• MMU находится в разделе Processor Overview, а MC в разделе Static Memory Controller (SMC) и SDRAM Controller (SDRAMC) :) — ВМФ   (11.04.2006 16:34 195.170.224.107, пустое)
• Вопрос снят, разобрался, большое спасибо! :-) (-) — Анатоль    (11.04.2006 16:34 217.20.167.33, пустое)

E-mail: info@telesys.ru