Да, я знаю в HDL такой оператор. А Вы еще нет? :) (+) («Телесистемы»: Конференция «Микроконтроллеры и их применение»)

[an error occurred while processing this directive] Да, я знаю в HDL такой оператор. А Вы еще нет? :) (+)

(«Телесистемы»: Конференция «Микроконтроллеры и их применение»)

Отправлено SM 15 декабря 2005 г. 11:15
В ответ на: Причет тут обойти? Вы, что в HDL знаете такой оператор "Truth_Table" ? :-)) отправлено <font color=gray>Kuka</font> 15 декабря 2005 г. 10:58

AHDL:


TABLE
   in[1],  in[2]  =>  out[1], out[2];
    0        0    =>    x       1;
    0        1    =>    0       0;
    1        0    =>    1       1;
    1        1    =>    1       1;
END TABLE;

Verilog:


primitive U_FJK_P_RB_SB_X_NO (Q, J, K, CP, RB, SB, NOTIFIER_REG);
 
// FUNCTION :POSITIVE EDGE TRIGGERED JK FLIP FLOP, WITH ACTIVE LOW 
//           ASYNCHRONOUS CLEAR AND  SET  ( Q OUTPUT UDP )
//           OUTPUT GOES TO "x" WHEN BOTH CLEAR AND SET ARE ACTIVE     output Q;
    reg    Q;   
    input   J,K,
            CP,                                  // Clock.
            RB,                                  // Clear input.
            SB,                                  // Set input.
            NOTIFIER_REG;                      
    table
      // J   K  CP  RB   SB   NOTIFIER_REG   : Qtn : Qtn+1
         0   0  (01) 1    1     ?            :  ?  :   - ;    // Output retains the 
         0   1  (01) 1    1     ?            :  ?  :   0 ;    // Clocked J and K.
         0   1  (01) x    1     ?            :  ?  :   0 ;    // pessimism
         ?   ?   ?   x    1     ?            :  0  :   0 ;    // pessimism
         1   0  (01) 1    1     ?            :  ?  :   1 ;    
         1   0  (01) 1    x     ?            :  ?  :   1 ;    // pessimism
         ?   ?   ?   1    x     ?            :  1  :   1 ;    // pessimism
         1   1  (01) 1    1     ?            :  0  :   1 ;    // Clocked toggle.
         1   1  (01) 1    1     ?            :  1  :   0 ;
         
         ?   1  (01) x    1     ?            :  1  :   0 ;     //pessimism
         1   ?  (01) 1    x     ?            :  0  :   1 ;

         0   0  (x1) 1    1     ?            :  ?  :   - ;   //possible clocked JK
         0   1  (x1) 1    1     ?            :  0  :   0 ;   
         1   0  (x1) 1    1     ?            :  1  :   1 ;
         0   0  (0x) 1    1     ?            :  ?  :   - ;
         0   1  (0x) 1    1     ?            :  0  :   0 ;
         1   0  (0x) 1    1     ?            :  1  :   1 ;
                                
         *   ?   ?   1    1     ?            :  ?  :   - ;    // Insensitive to 
         ?   *   ?   1    1     ?            :  ?  :   - ;    // transitions on J and K
                                                              // with steady clock.
         ?   ?   ?   0    1     ?            :  ?  :  0  ;    // Clear.
         ?   ?   ?   1    0     ?            :  ?  :  1  ;    // Set.
         ?   ?   ?   0    0     ?            :  ?  :  x  ;    // ILLEGAL 
         x   0   r   1    1     ?            :  1  :  1  ;
         x   1   r   1    1     ?            :  1  :  0  ;
         0   x   r   1    1     ?            :  0  :  0  ;
         1   x   r   1    1     ?            :  0  :  1  ;
         
         x   0 (x1)  1    1     ?            :  1  :   1 ;        //possible clocked with
         0   x (x1)  1    1     ?            :  0  :   0 ;        //possible J & K                                 
         x   0 (0x)  1    1     ?            :  1  :   1 ;
         0   x (0x)  1    1     ?            :  0  :   0 ;

         ?   ? (?0)  1    1     ?             :   ? :  -  ;    //ignore falling clock.
         ?   ? (1x)  1    1     ?             :   ? :  -  ;
         ?   ?   ? (?1)   1     ?            :  ?  :  -  ;    //ignore changes on set and
         ?   ?   ?   1  (?1)    ?            :  ?  :  -  ;    //reset.
         ?   ?   ?   ?    ?     *            :  ?  :  x  ;
    endtable
endprimitive

Составить ответ ||| Конференция ||| Архив

Ответы

Ну, чтож - флаг Вам в руки :-)) Шизу будет очень жалко ... — Kuka (15.12.2005 11:39 195.239.227.102, пустое)
- Кстати ради интереса проверил - primitive это вполне синтезируемая конструкция, по крайней мере квартусом. — SM (15.12.2005 11:51 213.141.158.26, пустое)
- Жалко? Да сделать прогу по преобразованию бинарника для ПЗУ в AHDL "table" это 15 минут работы. Ровно столько же, сколько и в "case". — SM (15.12.2005 11:43 213.141.158.26, пустое)

Перейти к списку ответов ||| Конференция ||| Архив ||| Главная страница ||| Содержание

E-mail: info@telesys.ru

Ответы

Отправка ответа