Отправлено __Лешик__ 14 декабря 2005 г. 15:02 В ответ на: Должно пониматься как само собой разумеющееся (+) отправлено <font color=gray>KT</font> 14 декабря 2005 г. 14:28

Из-за чего сыр бор:
МPLAB: processor frequency
даташит: HSPLL -> sysclock
TMR0 - Fosc/4 - и как это понимать? Не вижу однозначности...
На микрочипе ровно два ответа, один говорит, что для кварца в 4 мГц будет 4/4, другой 16/4.
Здесь говорят 16/4. прямо хочешь стать миллионером... 50 на 50 + помощь зала...
Грустно, но придется проверять самому, используется ли PLL для ядра или и для переферии тоже...
Всем спасибо.

• Короче - если включен PLL частота входных клоков всех периферийных устройств (TMR, USART, ADC,PWM и т.д. ) умножается на 4. — KT   (14.12.2005 19:30 193.109.248.60, пустое)
• чего проверять, DS читайте, раздел системного клока и прочих тактов, все там расписано — BETEP   (14.12.2005 15:27 195.209.216.156, пустое)
• Ответ: В мплабе ставь 16, в чипе все будет работать от 16 — Jedi   (14.12.2005 15:21 213.221.17.130, пустое)

E-mail: info@telesys.ru