Отправлено -mse- 27 октября 2005 г. 00:16 В ответ на: 2 mse - процессор - несколько тактов на инструкцию vs один такт (+) отправлено SM 26 октября 2005 г. 23:07

конечно, опыта реализаццыи ЦПУвов у меня нет, но, скажем, 3-4 стадийный конвейер, по моему ИМХУ, должон упрощать логику в части сведения промежуточных операццый в нуное место(речь веду не о многотактовом, а о конвейерном). И в МИПСах будет то-же самое. Да, на переходах поимеем реинициализаццыю и падёж производительности. Да и накладные расходы с поимением результата предыдущей команды в текущей тоже огребём. Наверное то на то и выйдет. В 8080 было проще ;О) - там вместо регистров динамицская память была, транзюки экономила.
Просто синхронный дизайн как-то надёжнее, предсказуемее выглядит, что-ли ;О). Хотя раньше, когда МКшки были большыми и горячими, на ЛАшечках и RCшечках ваял всяко-разное, не стеснялся. ;О)
А так взять 8080, оставить ему из РОНов HL, всё остальное - нах. Декодер, наверное, вполовину утопчецца, да и коммутация нутряная упростица. Эх, было бы времени побольше, а лень послабже, мона было бы экскремент какой забадяжыть ;О)