5502: DMA Burst Mode и SDRAM («Телесистемы»: Конференция «Цифровые сигнальные процессоры (DSP) и их применение»)

Разработка, производство и продажа радиоэлектронной аппаратуры

| Карта сайта | Пишите нам | В избранное

Требуется программист в Зеленограде
- обработка данных с датчиков; ColdFire; 40 тыс.
e-mail:jobsmp@pochta.ru

Телесистемы | Электроника | Конференция «Цифровые сигнальные процессоры (DSP) и их применение»

5502: DMA Burst Mode и SDRAM

Отправлено casual 27 августа 2007 г. 15:23

Есть процессор 5502 к нему посредством EMIF подключена SDRAM MT48LC4M16A2. DMA настроен так чтобы передавать массив из 2048 слов (int16) во внутреннюю память одним блоком из одного фрейма состоящего из 2048 элементов, адресация к source и destination с автоинкрементом. В этом режиме все работает нормально. Не могу сообразить как правильно сконфигурировать Burst Mode режим.
В spru613e по этому поводу одна страничка и как-то не очень внятно. Может есть отдельная spru по этому вопросу? Или пример конфигурации.

Составить ответ | Вернуться на конференцию

Ответы

Да просто разрешить бурст одним битом в конфигурации ДМА. Все остальное будет автоматически. Ну и write posting разрешить (не помню точно, где это, кажись в EMIFском EGCR) — SM (27.08.2007 15:49:11 80.92.255.53, пустое)
- тогда как понимать следующее (spru613e, page 21)? — casual (27.08.2007 16:52:51 217.8.230.55, 1253 байт)
  - Ответ: (+) — SM (27.08.2007 17:11:9 80.92.255.53, 369 байт)
    - хм... — casual (27.08.2007 17:44:10 217.8.230.55, 595 байт)
      - Ответ: мне кажется, что — Casual   (27.08.2007 18:28:4 195.189.142.252, 370 байт)
        
        Вы передайте по (+) — SM   (27.08.2007 18:30:56 80.92.255.53, 150 байт)
        
        глянул что там и как... — casual   (29.08.2007 10:50:18 83.188.17.141, 566 байт)
        
        На сколько я помню - чтение бурстом не бывает. А запись - легко. Бурст на запись образуется, когда механизм WP определяет запись по посл. адресам. — SM   (29.08.2007 14:38:18 80.92.255.53, пустое)
        
        Хотя все это по 5509 говорю. В 02 может что и не так, как минимум биты WPE переехали. — SM   (29.08.2007 14:50:18 80.92.255.53, пустое)
        
        да нет, вроде бывает — casual   (29.08.2007 15:56:37 192.168.254.1, 678 байт)
        
        Я имел в виду что их не бывает при не-DMA передачах. — SM   (29.08.2007 16:25:27 80.92.255.53, пустое)
        
        ладно, бог с ними с бурстами(+) — casual   (29.08.2007 18:00:54 192.168.254.1, 1117 байт)
        
        К сожалению не могу сейчас сказать точные данные, я с этим возился года два назад и девайса сейчас под рукой нет. Но скорость была близкая к рассчетной, т.е. к CAS Latency+2 — SM   (29.08.2007 18:13:59 80.92.255.53, пустое)
        
        может тогда конфигурация EMIF где-нибудь сохранилась? Еще хорошо бы part number модуля памяти под который он настаивался. Это могло бы дать пищу для размышлений. — casual   (29.08.2007 18:51:29 195.189.142.171, пустое)
        
        А вот это поищу. Должно быть. — SM   (29.08.2007 22:43:32 80.92.255.53, пустое)
        
        ага, жду с нетерпением — casual   (30.08.2007 14:18:56 192.168.254.1, пустое)
      - ну раза в 2.5-3 можно. Смотрите осциллом циклы на DRAM, бурстовые они или нет. на 5509 я конкретно наблюдал бурсты. — SM (27.08.2007 17:49:4 80.92.255.53, пустое)