[an error occurred while processing this directive]
|
Повторюсь. Предложена схема, состоящая из DSP и двух ADC, которые работают как два тяни-толкая, т.е. пока один готовит данные, второй их выдает. Висят они оба на внешней шине процессора и работают от выходного системного клока процессора, но к сожалению, по спецификации на процессор, длительность 0 и 1 может меняться на плюс-минус 3 наносекунды, значит выборки могут идти неравномерно, спрашивается, как добиться равномерности выборок для обоих ADC?
Далее, коэффициенты преобразования АЦП могут отличаться, спрашивается, как откалибровать такую систему с двумя АЦП?
Нет ли здесь еще каких-нибудь подводных камней? А вообще, мне кажется идея в корне неплохая, устройство обещает быть дешевым, значит, потенциально массовым...
E-mail: info@telesys.ru